|
 把相对成熟的技术应用到某些特定领域如通讯，视频，信息处理等等开发出满足行业需要并能被行业客户接受的产品这方面主要是FPGA技术和专业技术的结合问题，另外还有就是与专业客户的界面问题产品设计还包括专业工具类产品及民用产品。FPGA因为具备接口，控制，功能IP，内嵌CPU等特点有条件实现一个构造简单，固化程度高，功能全面的系统产品设计将是FPGA技术应用最广大的市场，具有极大的爆发性的需求空间产品设计对技术人员的要求比较高。为解决相关FPGA工程师及爱好者提供相关实际案例和电路参考，电子发烧友网隆重整合推出《FPGA设计实例全攻略》系列，后期会陆续推出相关章节，以飨读者，敬请关注。 一、基于FPGA的信号发生器设计 以FPGA 芯片为载体， 通过QuartusII 的LPM_ROM 模块和VHDL 语言为核心设计一个多功能信号发生器，根据输入信号的选择可以输出递增锯齿波、递减锯齿波、三角波、阶梯波和方波等5 种信号，通过QuartusII 软件进行波形仿真、定时分析，仿真正确后，利用实验板提供的资源，下载到芯片中实现预定功能。 信号发生器又称为波形发生器， 是一种常用的信号源，广泛应用于电子电路、通信、控制和教学实验等领域。它是科研及工程实践中最重要的仪器之一， 以往多用硬件组成，系统结构比较复杂，可维护性和可操作性不佳。随着计算机技术的发展，信号发生器的设计制作越来越多的是用计算机技术，种类繁多，价格、性能差异很大。用FPGA 或CPLD 来实现，它的优点是可以进行功能仿真，而且FPGA 和CPLD 的片内资源丰富，设计的流程简单。用FPGA 所构成的系统来产生波形信号，这个系统既能和主机系统相连，用相应的上层软件展示波形信号， 又方便程序的编写， 而且还有A/D0809接口可以产生模拟信号的输出和外面的示波器相连。 1 正弦信号发生器的LPM 定制 正弦信号发生器由计数器或地址发生器（6 位）、正弦信号数据ROM （6 位地址线，8 位数据线， 含有64 个8 位数据， 一个周期）、原理图顶层设计和8 位D/A （ 实验中用DAC0832 代替）。 其框图如图1 所示。其中信号产生模块将产生所需的各种信号，这些信号的产生可以有多种方式，如用计数器直接产生信号输出，或者用计数器产生存储器的地址，在存储器中存放信号输出的数据。信号发生器的控制模块可以用数据选择器实现， 用8 选1 数据选择器实现对5 种信号的选择。  图1 信号发生器结构框图 最后将波形数据送入D/A 转换器，将数字信号转换为模拟信号输出。用示波器测试D/A 转换器的输出，可以观测到5 种信号的输出。 1.1 定制初始化数据文件 QuartusII 能接受的LPM_ROM 模块中的初始化数据文件的格式有两种：。mif 格式文件和。hex 格式文件。实际应用中只要使用其中一种格式的文件即可。下面采用。mif 格式文件，调出产生ROM 数据文件大小的选择窗。根据64 点8 位正弦数据的情况，可选ROM 的数据数Number 为64，数据宽Word size 取8 位。单击OK 按钮，将出现图2 所示的空的。mif数据表格，表格中的数据格式可通过鼠标右键单击窗口边缘的地址数据弹出的窗口选择。  图2 .mif 数据表格 将波形数据填入mif 文件表中也可以使用QuartusII 以外的编辑器设计MIF 文件，其格式如下： #include <STdio.h> #include "math.h" main（） {int i；float s； for （i=0；i<1024； i++） { s = sin（atan（1）*8*i/1024）； printf（"%d : %d；\n"，i，（int）（（s+1）*1023/2））； }} 把上述程序编译成程序后， 可在DOS 命令行下执行命令： romgen > sin_ rom. mif； 1.2 定制LPM 元件 打开Mega Wizard Plug_In Manager 初始对话框， 选择Create a new custom… 项。单击Next 按钮后，选择Storage 项下的LPM_ROM， 再选择ACEX1K 器件和VHDL 语言方式；最后输入ROM 文件存放的路径和文件名：F:\sing_gnt\data_rom （定制的ROM 元件文件名），单击Next 按钮，选择ROM 控制线、地址线和数据线。这里选择地址线位宽和ROM 中数据数分别为6 和64； 选择地址锁存控制信号inclock。 对于地址信号发生器的设计。方法一：用VHDL 语言设计6 位计数器，产生其元件符号；方法二：仍采用LPM 定制的方法。 1.3 完成顶层设计 按图3 画出顶层原理图，然后进行编译，波形仿真如图4所示。  图3 简易正弦信号发生器顶层电路设计  图4 当前工程仿真波形输出 对当前设计通过执行Quartus II 的命令Create ∠ Update/ Create Symbol Files for Current File，可以为设计电路建立一个元件符号，以便被顶层设计多功能信号发生器所调用。
2 其他信号部分原程序 其他各信号发生器可参照正弦信号发生器的设计方法设计或直接采用VHDL 硬件描述语言进行设计。 LIBRARY IEEE；--递增锯齿波的设计 USE IEEE.STD LOGIC 1164.ALL； USE IEEE.STD LOGIC UNSIGNED.ALL； ENTITY signal2 IS --递增锯齿波signal1 PORT（clk，reset：IN std_logic；--复位信号reset， 时钟信号clk q：OUT std_logic_vector （7 DOWNTO 0））；--输出信号q END signal2； ARCHITECTURE b OF signal2 IS BEGIN PROCESS（clk，reset） VARIABLE tmp：std_logic_vector（7 DOWNTO 0）； BEGIN IF reset='0' THEN tmp：="00000000"； ELSIT rising_ege（clk）THEN IF tmp="11111111"THEN tmp：="00000000"； ELSE tmp：=tmp+1； --递增信号的变化 END IF； END IF； q<=tmp： END PROCESS； END b； LIBRARY IEEE；--方波的设计 USE IEEE.STD_LOGIC_1164.ALL； USE IEEE.STD_LOGIC_UNSIGNED.ALL； entity signal5 is --方波signal5 PORT（clk，reset：in std_logic； --复位信号reset，时钟信号clk q：out std_logic_vector （7 DOWNTO 0））； --输出信号q，8 位数字信号 END signal5； ARCHITEECTURE a OF signal5 IS SIGNAL； a：std_logic； BEGIN PROCESS（clk，reset） YARIABLE tmp：std_logic_vector（7 downto 0）； BEQIN IF reset='0' then a<='0'； elsif rising_edge（clk）THEN IF tmp="11111111" THEN tmp：="00000000"； ELSE tmp：=tmp+1； END IF； if tmp<="10000000" then a<='1'； else a<='0'； END IF； END IF； END PROCESS； PROCESS（clk，a） BEGIN IF rising_edge（clk）THEN IF a='1' THEN q<="11111111"； ELSE q<="00000000"； END IF； END IF； END PROCESS； END a； 3 顶层电路的设计 将上述6 个模块生成符号，供顶层电路调用。这些模块分别是：递减锯齿波信号产生模块signall、递增锯齿波信号产生模块signal2、三角波信号产生模块signal3、阶梯波信号产生模块signal4、方波信号产生模块signal5 和数据选择器mux51。顶层电路的连接如图5 所示。  图5 信号发生器顶层电路 4 D/A 转换器的连接 选择一个D/A 转换器，将数据选择器的输出与D/A 转换器的输入端连接。D/A 转换器的可选范围很宽，这里以常用的DAC0832 为例。DAC0832 的连接电路如图6 所示。  图6 DAC0832 的连接电路 5 实现与测试 信号发生器顶层电路的仿真波形如图7 所示，这里只就输入选择信号等于5 时的情况进行仿真，此时输出波形是方波，输出的数字信号为周期性的全0 或全1。  图7 信号发生器顶层电路的仿真波形 信号发生器的底层电路模块也可以分别进行仿真，例如对阶梯波信号产生模块signal4 进行仿真，仿真波形如图8 所示，输出的数字信号为阶梯状变化。  图8 阶梯波信号产生模块signal4 的仿真波形 6 结束语 硬件电路设计主要是设计相关模块的设计思想的可视化，是相关模块的电路图的汇总和其相关仿真波形的集锦，该部分条理清晰，思路明确，从中我们可以清晰地看到该设计方案的具体模块和整个设计的原理结构实图；程序设计这一部分主要阐述该设计的设计方法与设计思想，进一步从软件设计上揭示设计构思，主要包含了整个设计所用到的模块的硬件描述语言的设计， 本文设计思路清晰，通过QuartusII 软件进行波形仿真成功，特别是正弦信号发生器的LPM 定制对于编程不是特别强的人员提供另一种途径来实现，加深理解EDA 的层次设计思想，很好的把握住了教学的改革方向，更好的锻炼了学生理论联系实践的能力。
二、基于FPGA的DDS信号发生器设计
引 言 信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FP-GA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。本文研究了基于FPGA的DDS信号发生器设计，实现了满足预定指标的多波形输出。 1 DDS基本原理 DDS建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后通过查表读取数据，再经D／A转换器转换为模拟量，将保存的波形重新合成出来。DDS基本原理框图如图1所示。 
除了滤波器(LPF)之外，DDS系统都是通过数字集成电路实现的，易于集成和小型化。系统的参考时钟源通常是一个具有高稳定性的晶体振荡器，为各组成部分提供同步时钟。频率控制字(FSW)实际上是相位增量值(二进制编码)作为相位累加器的累加值。相位累加器在每一个参考时钟脉冲输入时，累加一次频率字，其输出相应增加一个步长的相位增量。由于相位累加器的输出连接在波形存储器(ROM)的地址线上，因此其输出的改变就相当于查表。这样就可以通过查表把存储在波形存储器内的波形抽样值(二进制编码)查找出来。ROM的输出送到D／A转换器，经D／A转换器转换成模拟量输出。 2 系统总体方案设计 该设计以FPGA开发平台为核心，将各波形的幅值／相位量化数据存储在ROM内，按照设定频率，以相应频率控制字k为步进，对相位进行累加，以累加相位值作为地址码读取存放在存储器内的波形数据，经D／A转换和幅度控制、滤波即可得到所需波形。波形发生器采取全数字化结构，用硬件描述语言Verilog设计实现其频率可调可显示。经开发平台的D／A转化和外加滤波整形处理波形数据，理论上能够实现任意频率的各种波形。系统总体设计方框图如图2所示。 
系统按工作原理和控制对象的先后分为三个功能单元：波形数据产生单元、D／A转化单元和滤波整形处理单元。波形数据产生单元除具有波形数据输出功能外，还有频率设置和输出显示功能。波形信号频率可设置范围为0～99 999 999 Hz，系统时钟采用外接晶体振荡器40 MHz时钟脉冲，频率稳定度优于10-4输出采用8位LED数码循环动态显示。D／A转换单元负责对从ROM表里读取的波形数据进行D／A转换，对D／A转换器件的选用从建立时间、位数、转化误差和转换时间等四个方面考虑。滤波整形处理单元完成对D／A转换的模拟波进行平滑，滤除杂波和高频干扰，补偿频带损耗和幅度损失，最终输出低误差、高质量、满足题设要求的波形。 
3 系统功能单元实现 3．1 波形数据产生单元 波形数据产生单元是信号发生器设计的主体。在此，采用DDS原理设计的信号发生器能完成三种波形(正弦、三角和方波)数据的产生，而且根据控制信号还可完成选定波形指定频率的输出。波形数据产生单元按功能实现上的相互联系可划分为频率控制字生成模块、相位累加器模块和波形数据ROM表模块，如图3所示。其中，频率控制字生成模块可根据输入产生指定频率字，同时显示输入频率数字。相位累加器模块负责对所选波形的相位寻址，以频率控制字作为步长反复进行累加运算。波形数据ROM表模块存放三种波形的幅值／相位量化值，通过地址选择相应波形的数据。 系统输入控制使用4×4键盘．键盘主要按键功能介绍如下： “0～9”：数字键，设定信号频率； “确定”：用于对波形信号设置的确认，波形信号的设置必须“确定”后才有效； “←”：删除已输入信号频率数字的最后一位，用于修改设置的频率； “清零”：将频率数字快速全部清零； “↑”：步进增大控制； “↓”：步进减小控制。 设定频率输出范围为1 kHz～10 MHz，频率步进为50 Hz。系统输出采用8个LED数码管，以扫描方式显示(单位为Hz)频率数字。根据DDS原理，以步进值50Hz作为频率控制字1，那么最大值10 MHz对应的频率控制字为200 000，用18位二进制数值就可以表示(218>200 000)。从抽样值恢复出原波形数据，理论上每个周期波形数据至少抽取2个点，考虑到实际应用时受频率损耗、线间串扰等因素的限制，该设计采用22 b的频率控制字和相位累加器，4 Kb的8位波形ROM表，取相位累加器输出的高12 b寻址波形数据，三种波形按幅值／相位对应关系分别存储782个数据。故各波形数据单位周期有800 768(782×210)个相位状态，完全满足任一波形在单位周期内取4个幅值点的要求，可保证即使输出最大频率的波形仍能达到较好的效果。波形选择功能由两位开关组合实现，共有四种状态，其中三组用来表征不同的波型，另一组留作扩展波形用。 3．2 D／A转换单元 数／模转换单元是继波形数据产生单元之后，将数字量形式的波形幅值转换成所要求的合成频率的模拟量形式信号。DAC输出信号实际上是阶梯模拟信号，需在数／模转换后利用低通滤波器对波形进行平滑处理。在此，采用ADI公司生产的单片双8位CMOS乘法数／模转换器AD7528，线性度达到1／2，转换时间达到纳秒级，可以很准确地进行10 MHz信号的量化运算。 3．3 滤波处理单元 滤波器是一种能通过有用频率信号而同时抑制(或衰减)无用频率信号的电子装置。由于运算放大器具有近似理想的特性，且可以省去电感，得到接近理论预测的频率响应特性。构成有源滤波电路后还具有一定的电压放大和缓冲作用，并能减小体积。综合考虑，系统采用运算放大器SL560构成二阶低通滤波器。 4 系统功能仿真和验证分析 4．1 频率控制字生成模块仿真与分析 频率控制字的生成直接影响着波形数据的寻址，该模块负责快速记录并实时显示输入的频率数字，准确计算得到相应的频率控制字。系统键盘为高速动态扫描(频率为200Hz)，采用状态机设计，设置了按键去抖动功能。在FPGA开发平台对该模块进行功能验证，整体无误操作产生，几乎没有时滞效应，按键的防抖动效果也良好，达到了预期的目的。 4．2 相位累加器模块仿真与分析 相位累加器用于实现相位累加，并存储其累加结果。当前，相位累加器的值和时钟周期到来后的相位累加器的值相差k(k为频率控制字)。该模块的仿真波形如图4所示。 
4．3 实验波形观测与误差分析 信号发生器功能验证无误，用示波器观测实验波形如图5所示。 
检测输入频率为0～10 MHz时，波形形状均良好，未出现明显失真。计算理论误差为0．095％，在实测中发现，波形数字的误差相对很小，不足0．1 ％。由于滤波整形电路存在高频耦合通路，产生线间串扰，对滤波效果形成了不利影响，因此滤波器设计必须满足频带宽，截止特性好，抗干扰性强等特性。 5 结 语 介绍了以直接数字频率合成技术(DDS)为基础的波形信号发生器工作原理和设计过程，并在FPGA实验平台上设计实现了满足各功能指标的信号发生器。系统硬件除需外加滤波整形电路外，其余部分均可在FPGA开发实验系统KH－310上集成开发，系统软件可在Quartus下编写代码，实现数据信息处理和控制操作等功能。整体开发环境成熟，应用工具齐全，随着FPGA性价比的不断提高，基于FPGA平台开发信号发生器将逐步走向标准化、规模化和产品化。 现代电子和通信技术的发展，对信号发生器提出了更高、更严格的要求。除了对信号频率范围、带宽和频率分辨率的严格限制外，对信号的波型及调制特性等也有着苛刻的规定。研究和开发具有更高性价比的信号发生器将是当前和今后一段时间内亟需解决的课题。这里旨在建立一种基于FPGA的简单数字信号发生器设计方法。若能充分利用FPGA强大的数据运算处理能力以及编程灵活、运行速率快等优点，合理整合IP核资源和SoPC技术，简化设计结构，一定可以设计出功能多样、性能更加出色的信号发生器。
三、基于FPGA及VHDL的LED点阵汉字滚动显示设计方案 汉字滚动显示器的传统设计方法是用单片机来控制的，虽然单片机方案具有价格低廉，程序编程灵活等特点，但由于单片机硬件资源的限制，未来对设计的变更和升级，总是要付出较多研发经费和较长投放市场周期的代价，甚至有可能需要重新设计。况且，在以显示为主的系统中，单片机的运算和控制等主要功能的利用率很低，单片机的优势得不到发挥，相当于很大的资源浪费。 采用EDA技术的自顶向下的模块化设计方法，借助相关开发软件，例如QualtusⅡ软件，将硬件描述语言——VHDL程序固化于具有丰富I/O口、内部逻辑和连线资源的FPGA(现场可编程门阵列)中。该技术具有系统设计效率高、集成度好、保密性强、易于修改、易于实现等优点，成为当今数字系统设计主流技术。此方式所制作的LED点阵控制器，由于是纯硬件行为，具有速度快、可靠性高、抗干扰能力强、开发周期短等显著优点。 1 EDA点阵显示汉字原理 以8×8的LED点阵为例，8×8的LED点阵是由64个发光二极管按矩阵形式排列而成，每一行上的发光管有一个公共的阳极(或阴极)，每一列上的发光管有一个公共的阴极(或阳极)，一般按动态扫描方式显示汉字或图形。扫描分为点扫描、行扫描和列扫描三种方式。行扫描需要按行抽取字型码，列扫描则需要按列抽取字型码。为满足视觉暂留要求，若使用点扫描方式，其扫描频率必须大于16×64=1 024Hz，周期小于1ms。若使用行或列扫描，则频率必须大于16×8=128Hz，周期小于7.8ms。由于所用实验板上提供有1 kHz的时钟，本例设计中利用该时钟进行扫描，使每行扫描时间为1 ms，实验结果显示亮度合适。现以行扫描为例简单说明动态扫描显示的原理。图1给出汉字“热”在点阵为列共阳时的行字模。工作时先将要扫描行的点阵字模从各列上输出，再让译码器选中(扫描)该行，使本行得以显示，接着再送下一行数据，再使下一行有效，直到8行全被扫描一遍。至此，一幅完整的文字信息就显现出来，然后再反复扫描这8行直至显示新的信息。以下设计采用行扫描方式实现滚动显示。 
2 硬件原理图 整个电路由五大部分组成：时钟计数模块GEL_CLK，存储汉字字模的ROM模块ROMZI，数据分配器模块MUX，移位模块YW及显示模块XIANSH-I。时钟计数模块用于产生整个电路所需要的时钟及其对时钟的计数值，例如：移位时钟CLK YW，移位计数器CNT YW，字计数器CNT WORD，显示扫描计数器CNT SM。ROMZI模块是由QualtusⅡ中的LPM 1PORT ROM定制成，用来存储8个待显示的汉字。MUX模块用于在扫描时钟及扫描计数器的作用下，从ROM中读出一个汉字的8个行字模信息，送给移位模块YW，YW模块在移位时钟及移位计数器作用下，根据SELECT信号选择对读出的字模信息，进行相应的移位(左移、右移、上移、下移)后，最后送显示模块DISP驱动LED点阵显示汉字。原理图如图2所示。  3 模块设计及时序仿真 3.1 时钟计数产生模块 时钟计数产生模块由1 kHz的输人时钟为基准，进行17位的循环计数CNT[16..O]。该时钟，既是动态扫描显示的时钟，也是从ROM中取一个字8个字模的时钟，对之进行的3位循环计数作为扫描显示计数器和取一个字的字型码计数器。CNT[16..O]中的CNT[9]是对该时钟的1 024分频，将其作为移位时钟CNT_YW，周期约为l s。CNT[13…lO]作为4位的移位计数器，是对移位时钟CLK_YW的计数，也是对移位位数的统计。16个状态使一个汉字逐列移进点阵，又逐列移出。每经过16个移位时钟，将会显示完一个汉字。CNT[16..14]作为3位的取字计数器。 CNT[16…14]&CNT[2..O]作为ROM地址发生器。 3.2 ROMZI模块 利用LPM参数化模块库中单口ROM，利用QualtusⅡ中的MegaWizard Plug-In Manager定制而成，定制前首先要制作LPM ROM初始化文件，其中存储待显示汉字的字模数据，然后按照LPM MegaWizardPlug-In Manager的向导提示，结合设计要求进行定制。   图3为所定制ROM中的初始化汉字“元旦生日开心快乐”的字型码。数据分配模块MUX要求能在8个时钟作用下，从ROM中读出一行(一个汉字的8个字型码)分别送到数据分配器中的WLl～WL8输出端。图4为数据分配模块在扫描时钟作用下读取的字模数据，比较图3和图4可知，仿真结果正确，能满足题目要求。 3.3 移位模块YW 移位模块YW是整个设计的核心，行扫描实现左移，是通过每来一个移位时钟，将每一行的字模按位左移一位，扫描时钟到来时送出移位后的新字模。通过8次移位，可将一个汉字移出点阵平面，按类似的道理，也可以将一个汉字经8次移位后移进点阵平面。本例(图2)中，CNT YW为移位时钟的计数值，以WLl～WL8为欲显示汉字的原始字模，L10～L80为移位后从列上送出的8行显示字模信息，LLl～LL8为8个原始字模信息未送出位的暂存信号。设计中需要16个移位时钟，通过前8个时钟将WLl～WL8字模移进LED点阵平面，再经后8个时钟，将汉字又一位一位地移出。 移位设计参考文献中有关移位寄存器的设计，分计数值为“0000"和非"0000"两部分处理，对第一行字模的处理为：  其他行可按相同方法处理，具体参见如下的程序：   右移处理方法与上面左移相反，如对第一行可按如下方法处理：  上移时的部分程序按以下思路编制：L10～L70在CNT_YW为初态“0000”时，各信号均赋值X“00”，非初态时，均进行上移一位。即：L10<=L20;L20<=L30;…;L60<=L70;L70<=L80;对于L80，在汉字移进LED过程中即前8个状态各移进一个新行，在移出LED即后8个状态时，都补进X“00”。程序如下：  下移程序可按相反思路去编。
3.4 显示模块DISP设计 显示模块DISP是以CNT_SM为扫描计数器，是对1kHz进行三位循环计数，由前述的时钟计数产生模块产生，WLl～WL8为待送出显示的8个8位字型码，由前述的移位模块YW提供;SW[7..O]为行扫描输出信号，连接至点阵的8个行;DATA[7..0]为行扫描时对应的列输出字型码，对外连至点阵的8列。该模块参考文献中数码管动态显示程序进行设计如下：   4 硬件实现 上述各模块分别在QualtusⅡ中通过了仿真验证，最后对整体设计进行了硬件验证。将设计载入KH31001开发板的Cyclone工系列EPlC6Q-240C8FPGA器件中，实验证明汉字滚动显示扫描情况均正常，能够按照预想进行移位显示，这说明。FPGA的内核硬件工作良好，可以正确地实现所要求的设计功能。 5 系统扩展 本文是针对8×8点阵设计，故每次取8个字形码，如果是16×16点阵，将RONZI中存储的字形码改为16位，数据线改为16位，一个汉字需要16个16位的字形码，数据分配模块MUX、移位模块YW、显示模块DISP，均要将输入输出数据中的原来的8位改成相应的16位。扫描及取字型码计数器CNT_SM应改为CNT计数器的低4位。一个16×16点阵汉字的移进移出共需32个状态。由5位的计数器提供。如用CNT[16..0]中的14～10位作为该计数器，这可在时钟计数器产生单元CLK_GE中应做相应修改，字计数器CNT WORD按照每取16个字进行加1统计。显示DISP部分的译码器要由3-8译码改为4-16译码。显示的汉字信息越多，ROM的地址线位数越多，字计数器CNT_WORD应在时钟计数器产生单元GE_CLK中，将相应的计数器位数扩展，由CNT计数器的最高位到位15来承担。若还是8个汉字，计数器应为CNT[17..O]，CNT[17..15]为字计数器;若为16个汉字，计数器应为CNT[18..O]，CNT[18..15]为字计数器，…，依次类推。 6 结语 本文在KH31001开发板上实现了基于Altera公司的Cyclone I系列FPGA器件EPlC6Q240C8硬件及VHDL硬件描述语言设计的LED点阵汉字滚动显示，能在8×8点阵上滚动显示“元旦生日开心快乐”8个汉字。文中从LED点阵显示汉字的原理阐述出发，给出了点阵汉字滚动显示控制器的原理图，部分模块的VHDL源程序及时序仿真图，并能由按键选择其滚动方式：左移、右移、上移、下移等，给出了系统扩展成16×16点阵汉字滚动的改动思路。从文中描述的系统扩展方案中看出，当系统显示字符个数变化时，只需对控制逻辑和连接关系做适当的修改，再将修改完成的程序下载到器件即可，显然，系统的维护和修改是极其方便和容易的，本文对同类设计也具有一定的参考价值。 四、数字控制振荡器(NCO)的FPGA实现 NCO(N umerically Controlled Oscillator)是用于产生一个理想的、数字可控的正弦或余弦波的数字控制式振荡器，其实现方法有实时计算法和查表法等多种。实时计算法的正弦波样本以实时计算产生，该方法因其计算需要耗费很多时间，因而只能产生较低频率的正弦波，而且存在计算精度与计算时间的矛盾。由于在需要产生高速的正交信号时，实时计算法将无法实现。因此，在实际应用中一般采用最有效、最简单的查表法，即事先根据各个NCO正弦波的相位计算好相位的正弦值，并按相位作为地址信息存储该相位的正弦值数据。 1 NCO的基本原理 在通过相位累加产生地址信息时，通常需要输出当前时刻的相位值所对应的正弦值，即以参考频率源对相位进行等可控间隔采样。众所周知，理想的正弦波信号S(t)可以表示成：  式(1)说明，信号s(t)在振幅A和初相φ确定之后，其频率可以由相位来唯一确定。即：  NCO就是利用式(2)中φ(t)与时间t成线性关系的原理来进行频率合成的，也就是说，在时间t=△t间隔内，正弦信号的相位增量△φ与正弦信号的频率f可构成一一对应关系，也就是说，对式(2)两端进行微分后有：  。 由上面的讨论可知：  其中，△θ为一个采样间隔△t之间的相位增量，采样周期  。故式(3)可改写为：  由式(4)可知，如果可以控制△θ，就可以控制不同的频率输出。由于△θ受频率控制字FCW的控制，即：  ，所以，改变FCW就可以得到不同的输出频率f0，然后经代换处理可得如下方程：  式(5)和式(6)中的L为相位累加器的位数。根据Nyquist准则，允许输出的频率最高为FCLK/2，即  。但在实际工程中，由于受到低通滤波器的限制，一般输出的频率  。 2 NCO的性能指标 NCO的性能指标包括信号频率分辨率、信噪比(SNR)、无杂散动态范围(SFDR)和输出的信号正交性。这些性能指标取决于NCO的数据位数。NCO的数据位数包括用于表示相位数据的位数n和表示相位的正弦值数据的位数nb，二者之间存在nb取决于n的关系，且前者必须能够表示相位变化时其相位正弦值变化的最小值和最大值。而这又分为两种情况： 第一种情况是相位最小变化值的正弦值最小变化发生在π/2-△φ～π/2，π/2～π/2+△φ，3π/2-△φ～3π/2，3π/2～3π/2+△φ，同时其相位的取值是在0～2π间且等间隔地分为2n爪取值点，因此，由正弦波的特性可知：只需要讨论相位在π/2-△φ与π/2取值点的正弦值之差：  第二种情况是相位最小变化值的正弦值的最大变化发生在0～△φ，π-△φ～π，π～π+△φ，2π-△φ～2π取值点处。该情况可以通过类似于第一种情况的推导方法得到：  设计时可以根据式(9)和式(10)较好地取值n和nb，以避免相位的分辨率发生钝化，并很好地达到设计要求。 NCO的噪声是因为存在正弦值的量化误差而引入的，且量化误差由表示正弦值的位数决定，其近似关系为：  式中，B是作为寻址ROM的地址的舍位位数，n是相位位数。NCO的另一个性能参数是频率分辨率△f，该参数取决于相位位数，其关系式为：  3 NCO在FPGA中的实现 NCO的查找表是一个正弦值表，该表的正弦值是按照相位作为存储地址来进行存储的，而且一般以相位递增的方式存储。利用正弦波的奇偶对称性，可以把2π相位分成4等份，然后利用各等份之间的对称性来实现地址信息的映射，通常只存储[0，π/2]象限内的幅度码。 相位累加器可完成相位累加，即每来1个时钟就累加1次φ=φ+△φ，且采用流水线方式工作。本设计采用QUARTUS II中IP核自带的一种32位累加器来实现相位的累加。 逻辑转换完成后，可采用小表结构功能块把相位累加器产生的最高2位信号转换为地址控制信号和象限转换控制信号。其中地址控制信号是根据最高两位信号来控制地址从0开始递增方式产生还是从2L开始以递减方式产生。 正弦表是每来一个时钟输出一个大于零的正弦值数据，这些数据可作为象限变换器的输入，由象限变换器完成数据的象限变换。其转换原则是：象限控制信号根据正弦信号的对称性把查表得到的数据转换为正负数据，并对于正弦信号的1、2象限数据进行加零操作，而对3、4象限的数据进行求补运算。余弦数据也同样，在1、4象限对数据进行加零操作，2、3象限数据进行求补运算。 4 仿真结果 利用上述小表结构实现的NCO可以输出多种频率信号并减少资源消耗，影响系统输出频率的因素主要是工作频率和器件性能。 图1所示是整个NCO在QUARTUS II中的仿真波形图。  在图1所示的波形图中，CLK是时钟输入频率(为65.6 MHz)，CLR为系统复位信号，相位累加器的位数L为32位，输出信号幅度位数为12位(包括符号位)，相位宽度为12位，这样，由式(5)便可得到频率控制字FCW为269591793，图1中的COS_OUT与SIN_OUT是系统输出信号，频率为4.08 MHz。 由式(11)、(12)、(13)可得，此系统的信噪比和SFDR分别为74 dB和84 dB。 图2所示是将波形文件中的正弦余弦数据读入MATLAB中所显示出来的波形。 5 结束语 本文通过分析数控振荡器的实现原理和性能，给出了通过FPGA来实现NCO的具体方法，同时通过QUARTUSⅡ中的仿真验证了本设计的正确性。结果证明，用该方法设计的NCO可以输出多种频率的信号，同时也可以减少资源消耗。
|
