|
1 概要
高速电路板在进行信号完整性分析的时候，和反射一起的串扰噪声的影响也必须考虑。 本文将介绍串扰噪声的理论基础及如何使用Allegro PCB SI对串扰进行分析： 2 所谓串扰噪声
※ Aggressor・・・入侵网络
※ Victim・・・受害网络
众所周知，信号传输线路周围有电磁场发生。当有多个传输线并行布线时，各自的电磁场互相作用、信号间的能量相互作用产生的信号波动。我们称为串扰噪声。
引起串扰噪声的原因、与耦合电容(互感电容) 与耦合电感(互感电感)是密切相关的。
互容是引起串扰的一个重要因素,互容是两导体间简单的电场耦合,这种耦合在电路模型中以互容的形式表现出来。互容将产生一个与入侵线上电压变换率成正比的噪声电流到受害线：
互感是受到Aggressor导线上电流产生的电磁场的影响，在静止的Victim导线上产生感应电流的现象。感应电流一部分向Victim导线的近端（驱动器方向）产生正向的近端串扰，同时一部分感应电流流向Victim导线的远端（接受器方向）产生反向的远端串扰。
这种现象很容易让人联想到，传输线路像一条平静的河面,电场像水，信号像船，传输线路的耦合程度像岸堤的高度（高的岸堤耦合就弱）、波浪的大小表示串扰噪声的大小。A河,B河,C河的3个河排列流动的时候、考虑如果当船沿着正中的B河前进。
船前进的话水被推到前方、前方的波浪比较激烈（这个和远端串扰对应）。船后方、是与船一起伸长的航迹。（这个和近端串扰对应。）
如果B河发生了的波浪、会流向岸堤内的A河。另一方面、波浪不易进入岸堤高的C河，而产生波浪。试着考虑如果在这里，船前进的速度变化了，船的速度上升的话根据船的前进发生的波浪将变得更大、作为结果A河的波浪也变大。
其次，试着考虑B河和并行流的距离长的情况、并行流的距离长、那么流入的水也就多、作为结果A河的波浪变得大。
上面是串扰噪声一个形象的概述，下面我们就用模拟的方法去确认串扰噪声的行为。 3 Allegro PCB SI的串扰解析方法
Aggressor网络是并行网络中的3个的线路正中、左右2边为Victim网络的拓扑学(下图参照) 分析Victim网络的接收器波形的串扰噪声。
下图为此次的模拟传送线路的板层构成
3.1 做线路长度的SWEEP分析
用Allegro PCB SI仿真从10～50mm以10mm为间隔，做线路长度的sweep分析的结果。
3.1.1 互感电容
互感电容和导线间距成反比。
3.2.2 互感电感
互感电感和导线间距成反比。
3.2.3 串扰量
串扰量和导线间距成反比。
3.2.4 串扰波形
3.2.4.1 Aggressor网络的接收器波浪形
根据分配导线间距离的变化，线路的特性阻抗也将变动，根据波形的显示，过冲量不会有太多的差异。 3.2.4.2 Victim网络接收端波形
导线间距变大的话，Victim网络的串扰噪声变得小。这是受互感电容和互感电感都变得小的影响。
3.2.4.3 Victim驱动器端波形
接收器方面的串扰噪声同样变小,串扰噪声的大小如图所示。
4 使用了Allegro PCB SI的串扰分析方法
一组Bus信号(时钟频率266MHz)如下图样品基板中的布线，Victim网络为网络的中央，Aggressor网络为相邻的网络，仿真模拟。
4.1 串扰•模拟
4.1.1 EVEN(单一)方式•串扰•仿真
(Receiver方面) 远边大约有振幅2v左右的串扰。
4.1.2 ODD(差动)方式•串扰•仿真
ODD(差动)方式大约也有振幅2v左右串扰，但稍小于EVEN方式。
4.2 综合仿真
4.2.1 EVEN方式•综合仿真
比较只考虑反射影响和考虑反射+串扰综合影响的结果的差别，由于串扰噪声的影响，驱动端方面53ps左右波形提前，接收端有65ps左右波形延迟。
4.2.2 ODD方式•综合仿真
比较通常分析的结果和综合分析的结果，由于串扰噪声的影响，驱动端有75ps左右波形延迟，接收端有60ps左右波形提前。 5 总括
5.1 哪些网络属于Aggressor网络？
时钟频率高的信号。(时钟信号，高速memory，bus信号等) 5.2 串扰噪声容易产生的状况？
Aggressor在网络里有大的过冲量产生。
Aggressor网络和Victim网络的导线间距过小。
Aggressor网络和Victim网络有长距离并行布线。 5.3 串扰噪声对波形的影响
波形斜率的影响。
波形的延时偏离。 5.4 串扰噪声对策
对Aggressor网络，constraint设定最小导线间距，
在Aggressor网络的波形里限制过冲量，和反射对策一样。
传送线路的阻抗控制
终端电阻的匹配
线路拓扑的最优化
对Aggressor网络实施屏蔽
对Aggressor网络，在constraint规则管理器里设定并行线路距离的最大值。
抑制层间串扰噪声，可以通过改变层布线方向，建议邻接层90度布线。 5.5 最后
以前的印刷电路板设计，串扰对策只是根据以前经验来布局布线,不过，当BUS信号的时钟频率超过数百MHz，产品小型化•低成本化越来越流行的今天，用仿真方法模拟串扰噪声，然后分配给信号网络最适合的constraint的设计方法，已经成为印刷电路板设计的成功钥匙。
同时，时序规则要求严厉的高速memory bus的设计，串扰噪声的线路延迟，今后也将变的重要。
|
